AMD или Intel а так-же бренд memory - страница 38

Не торопись. Intel похоже выпустит Nehalem на 775 сокет.

Тут было много тестов & CPU-Z скринов, но не видел не одного упоминания, что Intel с включенным hyper threading режет cache пополам между 2 "виртуальными" CPU.

Для чистоты экспериментов рекомендую выключить HT (и тем самым увеличить производительность ядра для 1 потока)

Кому интересно насчёт гипер-трейдинга.

Отключил у себя... раньше было 64.5 сек ( в табл ан 28 странице есть)

А без HT в советнике почему то пишет изначатльно что ждать 1.5 часа бред....ладно поковыряюсь может что с историей или настройками не так потом брошу

JavaDev, если вы в данном вопросе не разбираетесь, то не стоит писать такую чушь!

Если вы в данном вопросе разбираетесь, тогда напишите почему это ЧУШЬ??!

Да тут сложно чего увидеть - были упоминания. Ваш покорный слуга, в частности, советовал выключить этот режим, комментируя тест, где было видно, что HT включен. Кажется, для 4-го пня. (Кстати. этот режим именно в нем у Интел впервые появился. Но это так - для справки.) Да и не только я...

Тут стока уже понаписано, что и не разберешь. Хорошо, хоть рез-ты отслеживаются.

BAGOR

Потому что переход на LGA1366 и 1156 был обусловлен тем, что в процессорах с архитектурой Nehalem (ядра Bloomfield и Lynnfield) контоллер памяти интегрирован внутрь кристалла, а в более ранних процессорах контроллер памяти располагался в северном мосту чипсета. Это не то же самое что было в свое время при переходе от Socket 478 к LGA775, когда практически одинаковые процессоры выпускались в 2 "форм-факторах". Здесь на выводах процессора АБСОЛЮТНО ДРУГИЕ СИГНАЛЫ. Дальше пояснять?

http://www.ixbt.com/cpu/intel-ci5i7-lga1156.shtml

Улыбнуло :)

Качните последний InfInstaller для 9xx,3,4 Intel chipset и убедитесь (правда в inf файлах придётся Вам покавыряться), немного непонятно с каким северным мостом они будут совместимы и как будут сами камни обзываться (i3/i4). (Ну уберут северный мост из камня, уберут...)